一、特性描述

FW1905_12C是单线三通道LED恒流驱动控制专用电路，用于灯芯合封。内部集成有MCU单线数字接口、数据锁存器、LED恒流驱动、PWM辉度控制等电路，可通过输入和输出数字接口级联，外部控制器只需单线即可对芯片进行控制。每个OUT驱动端口输出的PWM辉度值可通过命令单独设置并且有256级辉度可调。同时，无需VDD与GND之间的电容，本产品性能优良，质量可靠。

二、功能特点

- 采用功率CMOS工艺
- 每个端口输出恒流12mA
- OUT输出端口耐压9V
- 辉度调节电路，256级辉度可调
- 单线串行级联接口
- 振荡方式：内置RC振荡并根据数据线上信号进行时钟同步，在接收完本单元的数据后能自动将后续数据再生后通过数据输出端发送至下级,信号不随级联变远而出现失真或衰减
- 内置上电复位电路,上电灭灯状态
- PWM控制端能够实现256级调节，刷新频率2.6KHz
- 能通过一根信号线完成数据的接收与解码
- 当刷新速率为30帧/s时，级联数不小于1024点
- 数据传输速率可达800Kbps
- 无需VDD与GND之间的电容

三、内部结构框图



图1

四、管脚功能

引脚名称	引脚序号	I/O	功能说明
GND	1	-	系统地
DO	2	O	数据级联转发输出
B	3	O	Blue N管开漏,恒流输出
G	4	O	Green N管开漏,恒流输出
VDD	5	-	电源
DIN	6	I	数据输入
R	7	O	Red N管开漏,恒流输出

五、输入输出等效电路



图2

集成电路系静电敏感器件，在干燥季节或者干燥环境使用容易产生大量静电，静电放电可能会损坏集成电路，富微电子建议采取一切适当的集成电路预防处理措施，不正当的操作和焊接，可能会造成ESD损坏或者性能下降，芯片无法正常工作。

六、极限参数

参数名称	参数符号	极限值	单 位
逻辑电源电压	VDD	-0.5～+7.0	V
DIN端口电压	Vin	-0.5～VDD+0.5	V
OUT端口电压	Vout	-0.5～9.0	V
工作温度范围	Topr	-40～+85	℃
储存温度范围	Tstg	-55～+150	℃
静电ESD	人体模式（HBM）	4000	V

（1）以上表中这些等级，芯片在长时间使用条件下，可能造成器件永久性伤害，降低器件的可靠性。我们不建议在其它任何条件下，芯片超过这些极限参数工作；
（2）所有电压值均相对于系统地测试。

七、推荐工作条件

在-40～+85℃下测试，除非另有说明			FW1905_12C			单位
参数名称	参数符号	测试条件	最小值	典型值	最大值	
电源电压	VDD		4.5	5.0	5.5	V
DIN 端口电压	Vin	VDD=5V，DIN 串接 1KΩ 电阻		5.0	5.5	V
DO 端口电压	Vdo	VDD=5V，DO 串接 1KΩ 电阻		5.0	5.5	V
OUT 端口电压	Vout	OUT＝OFF			7.0	V

八、电气特性

在 VDD=4.5～5.5V 及工作温度-40～+85℃下测试，除非另有说明			FW1905_12C			单位
参数名称	参数符号	测试条件	最小值	典型值	最大值	
高电平输入电压	Vih	VDD=5.0V	3.5		VDD	V
低电平输入电压	Vil	VDD=5.0V	0	0.8	1.5	V
高电平输出电流	Ioh	VDD=5.0V，Vdo=4.9V		2		mA
低电平输出电流	Iol	VDD=5.0V，Vdo=0.8V		20		mA
输入电流	Iin	DIN 接 VDD		315		μA
静态电流	IDD	VDD=5.0V，GND=0V，其他端口悬空	0.6	0.73	0.95	mA
OUT 输出电流	Iout	R，G，B=ON，Vout=3V		12		mA
OUT 输出漏电流	Iolkg	R，G，B=OFF，Vout=3V			0.01	μA
通道间恒流误差	ΔIolc0	R，G，B=ON，Vout=5V			±3	%
芯片间恒流误差	ΔIolc1	R，G，B=ON，Vout=5V			±5	%

九、开关特性

在VDD=4.5～5.5V及工作温度-40～+85℃下测试，典型值 VDD=5.0V，TA=+25℃，除非另有说明			FW1905_12C			单位
参数名称	参数符号	测试条件	最小值	典型值	最大值	
数据速率	Fin			800		kHz
OUT PWM 输出频率	Fout	R，G，B		2.6		KHz
传输延迟时间	Tpzl	DIN→DO		300		ns
输入电容	Ci				15	pF

十、时序特性

0码：



1 码：



RESET码 ：



参数名称	符号	测试条件	最小值	典型值	最大值	单位
输入0码，高电平时间	T0H	VDD=5.0V GND=0V	-	300	400	ns
输入1码，高电平时间	T1H		600	720	-	ns
输出0码，高电平时间	T0H'		300	330	360	ns
输出1码，高电平时间	T1H'		600	660	720	ns
0码或1码周期	T0/T1			1250		ns
Reset码，低电平时间	Treset		200			μs

（1）0码或1码周期在1.25us（频率800kHz）至2.5μs（频率400KHz）范围内，芯片均可正常工作，但是0码和1码高电平时间必须符合上表中相应数值范围；
（2）不需复位时，字节之间的低电平时间不要超过50μs，否则芯片可能复位，复位后又重新接收数据，无法实现数据正确传送。



图3

十一、功能说明

本芯片采用单线通讯方式，采用归零码的方式发送信号。芯片在上电复位以后，接受DIN端送来的数据，接收完24bit后，DO端口开始转发DIN端继续发来的数据，为下个级联芯片提供输入数据。在转发数据之前，DO口一直为低电平。如果DIN输入RESET复位信号，芯片将在复位成功后根据接收到24bit数据输出相对应PWM占空比，且芯片重新等待接受新的数据，在接收完开始的24bit数据后，通过DO口转发数据，芯片在没有接受到RESET信号前，R、G、B管脚原输出保持不变。

芯片采用自动整形转发技术，信号不会失真衰减，使得该芯片的级联个数不受信号传送的限制，仅受限于刷屏 的要求。

数据结构

芯片接收的PWM数据结构如下：



一组24bit数据控制一个芯片，其中每8个数据控制一个恒流输出。

PMW占空比从0到255连续可调，0的时候为关灯，255为最高辉度。24bit数据发送时由高位开始发起，按照RGB的顺序发送数据，每24位数据可以拆分为3个8位数据进行发送，但是需要注意的是每组数据之间的低电平时间不能超过50us的RESET信号时间，否则芯片会被复位，计算PWM占空比并且重新开始接收数据，则无法实现数据的正确传输。

数据接收和转发



图4

其中D1为控制器Di端口发送的数据，D2、D3、D4为级联FW1905_12C转发的数据。



图5

芯片级联和数据传输并转发过程：控制器发来数据（D1），当芯片1接收完第一24bit，芯片1还没有转发数据（D2），接着控制器继续发来数据，芯片1再接收第二24bit，由于芯片1已经存有了第一24bit，因此，芯片1通过DO把第二24bit转发出去,芯片2接收芯片1转发来的数据（D2），此时，芯片2还没有转发数据（D3）；控制器继续发来数据,芯片1又把接收到的第三24bit转发到芯片2，由于芯片2也已经存有一个24bit，所以，芯片2又把第三24bit转发（D3）,芯片3接收到第三24bit，此时如果控制器发送一个RESET低电平信号，所有芯片就会复位并把各自接收到的24bit数据解码后控制RGB端口输出，完成一个数据刷新周期。芯片又回到接收准备状态。

十二、应用信息

1、如何计算数据刷新速率

数据刷新时间是根据一个系统中级联了多少像素点来计算的，一组RGB通常为一个像素（或一段），一颗FW1905_12C芯片可以控制一组RGB。

按照正常模式计算：

1bit数据周期为1.25us（频率800MHz），一个像素数据包括R（8bit）、G（8bit）、B（8bit）共24bit，传输时间为1.25us×24=30μs。如果一个系统中共有1000个像素点，一次刷新全部显示的时间为30μs×1000=30ms（忽略Reset信号时间），即一秒钟刷新率为：1÷30ms=33.3Hz。

以下是级联点数对应最高数据刷新率表格：

	正常模式	
像素点数	最快一次数据刷新时间（ms）	最高数据刷新率（Hz）
1～500	15	66.7
1～1000	30	33.3
1～2000	60	16.7

如果系统对数据刷新率要求不高，则对级联像素点数量无要求，只要供电正常，理论上可用FW1905_12C无限级联。

2、典型应用电路
下图为5V应用方案，外围器件少



图6

R1与R0建议接100-200欧姆电阻作信号隔离用，防止下一级芯片损坏后对上一级造成影响。

十三、恒流曲线

将FW1905_12C应用到LED产品设计上时，通道间甚至芯片间的电流差异极小，当负载端电压发生变化时，其输出电流的稳定性不受影响，恒流曲线如下图所示：



图7

芯片内部脚位图



1、芯片尺寸：330um * 370um
2、PAD顶层铝厚度为3.554um
3、注意芯片的衬底必须悬空或者接GND
PAD坐标

序列号	脚位名称	X(um)	Y（um）	PAD类型	PAD大小
1	gnd!	270.93	58.5	绑定PAD	80*80
2	DO	172.93	58.5	绑定PAD	80*80
3	B	58	114.65	绑定PAD	80*80
4	G	58	212.65	绑定PAD	80*80
5	vdd!	172.93	310.65	绑定PAD	80*80
6	DIN	270.93	310.65	绑定PAD	80*80
7	R	58	310.65	绑定PAD	80*80

All specs and applications shown above subject to change without prior notice.
(以上电路及规格仅供参考，如本公司进行修正，恕不另行通知)